# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Akihisa YAMAMOTO			GAU:	
SERIAL NO: New Application			EXAMINER:	
FILED:	Herewith			
FOR:	DRIVING CIRCUIT FOI	R SEMICONDUCTOR DEVICE	CE	
REQUEST FOR PRIORITY				
COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313				
SIR:				
☐ Full benefit of the filing date of U.S. Application Serial Number provisions of 35 U.S.C. §120.			, filed	, is claimed pursuant to the
☐ Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. §119(e): <u>Application No.</u> <u>Date Filed</u>				
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.				
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:				
COUNTRY Japan		APPLICATION NUMBER 2003-105245		MONTH/DAY/YEAR April 9, 2003
Certified copies of the corresponding Convention Application(s)				
are submitted herewith				
☐ will be submitted prior to payment of the Final Fee				
☐ were filed in prior application Serial No. filed				
were submitted to the International Bureau in PCT Application Number  Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.				
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and				
☐ (B) Application Serial No.(s)				
☐ are submitted herewith				
☐ will be submitted prior to payment of the Final Fee				
			Respectfully Submitted,	
		OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.		
22850			61mm Collage	
			Marvin J. Spivak	
			Registration No. 24,913	
Tal (703) 412 2000		C. Irvin McClelland		
Tel. (703) 413-3000 Fax. (703) 413-2220		Registration Number 21,124		

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

# $\mathsf{B}$ JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 4月 9日

願 番 Application Number:

特願2003-105245

[ST. 10/C]:

[JP2003-105245]

Applicant(s):

三菱電機株式会社

2003年 7月30日

特許庁長官 Commissioner, Japan Patent Office

【書類名】

特許願

【整理番号】

543552JP01

【提出日】

平成15年 4月 9日

【あて先】

特許庁長官殿

【国際特許分類】

H02H 3/08

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

山本 晃央

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100089233

【弁理士】

【氏名又は名称】

吉田 茂明

【選任した代理人】

【識別番号】

100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

【選任した代理人】

【識別番号】

100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】

012852

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1 【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】明細書

【発明の名称】 半導体デバイスの駆動回路

【特許請求の範囲】

【請求項1】 ゲート端子に付与される信号に基づき駆動され、出力用の主電極及びセンス電極を有する半導体デバイスを駆動する半導体デバイスの駆動回路であって、

前記センス電極により得られるセンス電圧に基づき前記半導体デバイスの過電 流状態の有無を検出し、過電流状態検出時に前記半導体デバイスの動作停止を指 示する過電流保護信号を出力する過電流保護回路と、

前記半導体デバイスのターンオン及びターンオフ直後の少なくとも所定期間をマスク期間に設定し、該マスク期間においては前記過電流保護信号を無効化し、前記マスク期間以外の期間において前記過電流保護信号を有効化して前記半導体デバイスの前記ゲート端子に前記過電流保護信号を付与する過電流保護信号マスク部とを備える、

半導体デバイスの駆動回路。

【請求項2】 請求項1記載の半導体デバイスの駆動回路であって、

前記センス電圧に基づき前記半導体デバイスの短絡状態の有無を検出し、短絡 状態検出時に前記半導体デバイスの動作停止を指示する短絡保護信号を前記半導 体デバイスの前記ゲート端子に付与する短絡保護回路をさらに備える、 半導体デバイスの駆動回路。

【請求項3】 請求項2記載の半導体デバイスの駆動回路であって、

前記過電流保護回路は前記センス電圧が第1の検出閾値電圧より高い場合に前 記半導体デバイスが過電流状態であると検出し、

前記短絡保護回路は前記センス電圧が第2の検出閾値電圧より高い場合に前記 半導体デバイスが短絡状態であると検出し、

前記第2の検出閾値電圧は前記第1の検出閾値電圧より高い値に設定される、 半導体デバイスの駆動回路。

【請求項4】 請求項1ないし請求項3のうち、いずれか1項に記載の半導体デバイスの駆動回路であって、

前記過電流保護信号マスク部は、前記半導体デバイスのオン、オフを制御する信号に同期した駆動関連信号を受け、前記駆動関連信号に応答して前記マスク期間を設定する、

半導体デバイスの駆動回路。

## 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

この発明は、インバータなどの電力用変換装置に使用される半導体デバイス ( 半導体素子) を、過電流状態から保護する過電流保護機能を備えた半導体デバイスの駆動回路に関する。

[0002]

## 【従来の技術】

大電力用半導体デバイスの一つであるIGBTの駆動回路において、過電流保護機能を有する駆動回路は、IGBTセルをメイン端子とセンス端子とに分割し、センス端子より得られるセンス電流を電流検出抵抗により電圧変換されたセンス電圧をモニタすることにより、IGBTのメイン端子に流れるメイン電流の過電流状態を検知している。そして、センス電流に基づき過電流状態を検出するとIGBTを遮断するようにする機能が過電流保護機能である。

#### [0003]

しかしながら、上述したセンス電流(センス電圧)に基づく過電流状態の検出 方法では、IGBTのターンオン及びターンオフ時直後において、上記センス電 圧と上記メイン電流との間にアンバランスが生じるため、メイン電流の過電流状 態を正確に検出することができなかった。

#### [0004]

この原因は、IGBTのターンオン及びターンオフ直後の期間において、IGBTのコレクターエミッタ間電圧VCEとゲートーエミッタ間電圧VCEとの関係がメイン端子側,センス端子側との間でアンバランスが生じてしまい、特にミラー区間(コレクタ,ゲート間の帰還容量の充放電時間)においてアンバランスの度合が大きくなることに起因している。このことは、IGBTの駆動回路の等価回

路に基づくシミュレーション結果からも認識されている。

## [0005]

このため、従来の過電流保護回路は、時定数の十分大きなフィルタや遅延回路 等を設け、ターンオン及びターンオフ直後の所定期間に誤った過電流検出を行わ ないように波形整形(遅延を含む)機能を有していた。

#### [0006]

また、波形整形機能を有する過電流保護回路として例えば特許文献1に開示された過電流保護回路がある。この過電流保護回路は、センス電圧の比較結果に遅れ時間を形成する遅延回路を備えることにより、ノイズによるセンス電流の変動によってIGBTを遮断してしまう誤作動を防止している。

# [0007]

# 【特許文献1】

特開2001-345688号公報

## [0008]

## 【発明が解決しようとする課題】

従来の波形整形機能を有する過電流保護回路はその機能を実現するため、時定数の十分大きな波形整形用のフィルタ等を実現するのための外付け部品(R, C等)が必要となるため、集積化を困難にするという問題点があった。

#### [0009]

また、センス電圧(電流)を遅延することによる動作遅延を補うべく、別途、RTC(Real Time Control)回路(IGBTに短絡電流が流れた場合に瞬時に遮断する回路)を設ける必要があり、さらに集積化を困難にしていた。

#### [0010]

この発明は上記問題点を解決するためになされたもので、駆動対象となる半導体デバイスのターンオン、ターンオフ直後においても誤作動することなく、当該半導体デバイスを過電流状態から保護することができる半導体デバイスの駆動回路を集積度を損ねることなく得ることを目的とする。

## [0011]

#### 【課題を解決するための手段】

この発明に係る請求項1記載の半導体デバイスの駆動回路は、ゲート端子に付与される信号に基づき駆動され、出力用の主電極及びセンス電極を有する半導体デバイスを駆動する回路であって、過電流保護回路と過電流保護信号マスク部とを含んでいる。前記過電流保護回路は、前記センス電極により得られるセンス電圧に基づき前記半導体デバイスの過電流状態の有無を検出し、過電流状態検出時に前記半導体デバイスの動作停止を指示する過電流保護信号を出力する。前記過電流保護信号マスク部は、前記半導体デバイスのターンオン及びターンオフ直後の少なくとも所定期間をマスク期間に設定し、該マスク期間においては前記過電流保護信号を無効化し、前記マスク期間以外の期間において前記過電流保護信号を有効化して前記半導体デバイスの前記ゲート端子に前記過電流保護信号を付与する。

## [0012]

## 【発明の実施の形態】

## <実施の形態1>

図1はこの発明の実施の形態1であるIGBTの駆動回路の一部を示す回路図である。

#### $[0\ 0\ 1\ 3]$

同図に示すように、駆動対象の半導体デバイスであるIGBT1のコレクタは ノードN1を介してコレクタ端子P1に接続される。また、IGBT1はエミッ タ電極としてメイン端子1aとセンス端子1bとを有し、メイン端子1aはノー ドN2、N3を介して接地され、センス端子1bはノードN4に接続される。

#### [0014]

IGBT1のゲート電極に電気的に接続して設けられるゲート端子P3は、抵抗R5及びノードN8を介して得られるドライバ15の出力を受け、通常動作時はドライバ15の出力により駆動される。また、ノードN1, N2間に、アノードをノードN2側にした還流ダイオード2が設けられる。

#### [0015]

一方、ノードN4及びノードN3間にシャント抵抗R1が設けられ、ノードN4がセンス入力端子P5に接続され、センス入力端子P5より得られる電圧が、

センス電圧 V<sub>sense</sub>となる。

# [0016]

過電流保護回路6はコンパレータ26及び抵抗R17, R18から構成される。抵抗R17, R18は電源VCC, 接地間に直列に接続される。抵抗R17, R18間の抵抗比によりノードN7より得られる検出閾値電圧VT1(約0.5 V程度)が決定する。

# [0017]

コンパレータ 2 6 は正入力にセンス電圧  $V_{sense}$  を受け、負入力に検出閾値電圧 V T 1 を受け、センス電圧  $V_{sense}$  と検出閾値電圧 V T 1 とを比較し、センス電圧  $V_{sense}$  の方が高い時に "H"、低いときに "L"の過電流保護信号 S 6 を出力する。

# [0018]

一方、マスク回路 5 は入力信号 I Nを入力端子 P 4 から受ける。入力信号 I N は、 I G B T 1 のターンオン・ターンオフ動作に立ち上がり及び立ち下がりが同期する駆動関連信号に相当すればよく、例えば、ドライバ 1 5 の入力信号そのものでもよい。

# [0019]

マスク回路 5 はインバータ 2 1、電流源 2 2、 N P N バイポーラトランジスタ 2 3、コンパレータ 2 4 , 抵抗 R 1 5 , R 1 6 から構成される。インバータ 2 1 は入力端子 P 4 を介して入力信号 I N を受け、その出力を N P N バイポーラトランジスタ 2 3 のベースに付与する。

# [0020]

NPNバイポーラトランジスタ23のコレクタと電源VCCとの間に(定)電流源22が設けられ、NPNバイポーラトランジスタ23のエミッタが接地される。

# [0021]

NPNバイポーラトランジスタ 2 3 のコレクタと接地レベルとの間にキャパシタ C 1 2 が介挿され、キャパシタ C 1 2 の一方電極側のノード N 9 より得られる電圧が電圧 V 9 となる。

# [0022]

一方、電源VCC,接地レベル間に抵抗R15,R16が直列に接続され、抵抗R15,R16間のノードN6より得られる電圧が基準電圧VRとなる。

#### [0023]

コンパレータ 2 4 は正入力に電圧 V 9 を受け、負入力に基準電圧 V R を受け、 両者を比較して V 9 > V R の時に "H"、 V 9 < V R の時に "L" のマスク信号 S 5 を出力する。

## [0024]

ANDゲート25は一方入力にコンパレータ24のマスク信号S5を受け、他方入力に過電流保護回路6の過電流保護信号S6を受ける。このANDゲート25の出力信号S25が遮断用制御信号SC\_OUTとしてセンス出力端子P2から出力され、抵抗R6及びノードN8を介してIGBT1ゲート端子P3に付与される。

#### [0025]

図2は実施の形態1の過電流保護動作を示すタイミング図である。同図において、ゲートーエミッタ間電圧VGEはメイン端子1a側のIGBT1のゲートーエミッタ間電圧を示し、コレクタ電流ICはIGBT1のコレクタ電流を意味する

#### [0026]

#### [0027]

# [0028]

一方、入力信号 I Nが"H"になり、N P Nバイポーラトランジスタ23がオフしても、キャパシタC 1 2が充電され、電圧 V 9が基準電圧 V R を上回るまでは、コンパレータ24から出力されるマスク信号 S 5は"L"を維持しマスク期間 T M 1 は継続される。したがって、過電流保護回路 6 の過電流保護信号 S 6 は A N D ゲート 2 5 によって無効化され、遮断用制御信号 S C O U T は"L"に固定される。このように、マスク回路 5 と A N D ゲート 2 5 とは過電流保護信号 マスク部として機能する。

#### [0029]

その後、時刻 t 2 に電圧 V 9 が基準電圧 V R を上回るとマスク信号 S 5 が "H" となり、マスク期間 T M 1 が検出期間 T S に切り替わり、その結果、過電流保護回路 6 の過電流保護信号 S 6 が有効となり、遮断用制御信号 S C \_\_O U T として出力される。

## [0030]

このように、入力信号 I Nが "H" になって I G B T 1 のターンオン動作が開始されても、その直後の時刻 t  $1 \sim t$  2 間においてもマスク期間 T M 1 の設定が維持される。

#### [0031]

#### [0032]

そして、時刻 t 3 に入力信号 I Nが "L" に立ち下がると、N P N バイポーラトランジスタ 2 3 がオンし、電圧 V 9 が基準電圧 V R を下回り、マスク信号 S 5 も "L" に立ち下がる。この際、N P N バイポーラトランジスタ 2 3 の駆動能力を十分に大きく設定することにより、入力信号 I N の立ち下がりとほぼ同時にマスク信号 S 5 も立ち下げることができる。

## [0033]

したがって、時刻t3時に検出期間TSがマスク期間TM2に切り替わり、過 電流保護回路6の過電流保護信号S6は再び無効化され、遮断用制御信号SC\_\_ OUTは"L"に固定される。

## [0034]

このように、入力信号INが"L"になってIGBT1のターンオフ動作が開 始されても、その直後からマスク期間TM2が設定され、マスク期間TM2にお ける過電流保護信号S6が無効化される。したがって、ターンオフ直後の不安定 な状態のセンス電圧Vsenseに基づき過電流保護が誤動作するのを確実に回避す ることができる。

# [0035]

なお、ターンオン直後のマスク期間TM1の期間の設定、ターンオフ直後のマ スク期間TM2への切り換えタイミングは、IGBT1のターンオン・ターンオ - フ動作に立ち上がり及び立ち下がりが同期する入力信号 I N (駆動関連信号) に 基づいて行っているため、正確に実行することができる。

# [0036]

図4はIGBTの駆動回路における一般的な過電流保護回路の回路構成を示す 回路図である。同図に示すように、センス電圧 V<sub>sense</sub>はフィルタ回路 3 を介し てコンパレータ4の正入力に付与される。フィルタ回路3はキャパシタC11及 び抵抗R13から構成され、コンパレータ4の正入力となるノードN5とノード N4との間に抵抗R13が設けられ、ノードN5,接地間にキャパシタC11が 設けられる。

#### [0037]

このような構成のフィルタ回路3は抵抗R13及びキャパシタC11によって 決定される R C 時定数によりセンス電圧 V<sub>sense</sub>に対してフィルタリング処理を 施した信号S3をコンパレータ4の正入力に付与する。なお、キャパシタC11 及び抵抗R13は、RC時定数を大きくとるべく比較的サイズを大きく形成する 必要があるため、集積化することが困難であり、外付けされる方が一般的である

## [0038]

一方、電源VCC,接地レベル間に抵抗R11,R12が直列に接続され、抵抗R11,R12間のノードN7より得られる電圧が検出閾値電圧VT3となる。

# [0039]

コンパレータ4は正入力に信号S3を受け、負入力には検出閾値電圧VT1が付与される。そして、コンパレータ4は、S3>VT3の時に "H"、S3<VT3の時に "L"の過電流保護信号S4をセンス出力端子PSから出力し、この過電流保護信号S4が最終的にIGBT1のゲート端子P3に付与される(図示せず)。なお、IGBT1及びその周辺は図1で示した実施の形態1と同様であるため、説明を省略する。

# [0040]

図4に示すように、一般的な過電流保護回路は、センス電圧V<sub>sense</sub>のターンオン・ターンオフ直後の不安定な状態を改善すべく、コンパレータ4の入力側に時定数の大きなフィルタ回路3を設けており、このフィルタ回路3の存在が集積化を大きく損ねていた。

# [0041]

一方、実施の形態1のIGBTの駆動回路はフィルタ回路3のような構成要素は不要となる(サイズの大きい構成要素(R、C等)を用いる必要はない)ため、集積度を大幅に向上させることができる。

# [0042]

したがって、IGBT1に相当する駆動対象の半導体デバイスが比較的小容量の場合、ドライバ15、抵抗R5,R6、マスク回路5及び過電流保護回路6を含む集積化範囲32で集積化することが従来に比べ容易になり、駆動対象の半導体デバイスが比較的大容量の場合でも、ANDゲート25、マスク回路5及び過電流保護回路6を含む集積化範囲31で集積化することが従来に比べ容易になる

# [0043]

加えて、実施の形態 1 の I G B T の駆動回路は、フィルタ回路 3 によりセンス電圧  $V_{sense}$ を波形整形することがないため、センス電圧  $V_{sense}$  による過電流検

出精度も向上する効果を奏する。

## [0044]

## <実施の形態2>

図3はこの発明の実施の形態2であるIGBTの駆動回路の一部を示す回路図である。同図に示すように、短絡保護回路7及びORゲート28が追加された点が実施の形態1と異なる。

#### [0045]

短絡保護回路7はコンパレータ27と抵抗R19, R20とから構成され、抵抗R19, R20は電源VCC, 接地間に直列に接続される。抵抗R19, R20 0間の抵抗比によりノードN9より得られる検出閾値電圧VT2が決定する。

#### [0046]

短絡保護回路7の検出閾値電圧VT2は比較的高い2V程度に設定される。なお、過電流保護回路6の検出閾値電圧VT1は前述したように比較的低い0.5 V程度に設定される。

# [0047]

コンパレータ27は正入力にセンス電圧 $V_{sense}$ を受け、負入力に検出閾値電 EVT2を受け、その出力信号が短絡保護信号S7となる。

#### [0048]

ORゲート28は一方入力にANDゲート25の出力信号S25を受け、他方入力に短絡保護信号S7を受け、ORゲート28の出力が遮断用制御信号SC\_OUTして出力される。他の構成は実施の形態1の駆動回路と同様であり、IGBT1,ドライバ15等の図示していない構成要素も勿論存在する。

#### [0049]

実施の形態1で用いた図2に示すように、マスク期間TM1(TM2)は、過電流保護回路6によるセンス電圧V<sub>sense</sub>に基づく過電流検出の不感期間となっている。したがって、マスク期間TM1中に生じた過電流状態に対して保護動作(ゲート遮断)が開始されるのは早くともマスク期間TM1終了後になるため、保護動作が遅れてしまう。この点の解消を図ったのが実施の形態2である。

#### [0050]

短絡保護信号S 7 はORゲート 2 8を介して遮断用制御信号S C\_OUTとして出力されるため、マスク期間 TM 1 においてもマスクされることはない。したがって、ターンオン(ターンオフ)直後のマスク期間 TM 1 (TM 2) においても、センス電圧  $V_{sense}$ が検出閾値電圧  $V_{sense}$ で となり、過電流保護信号  $S_{sense}$ で C\_OUTによる  $I_{sense}$  GBT 1 の保護動作が行える。

# $[0\ 0\ 5.1]$

ターンオン・ターンオフ直後のセンス電圧  $V_{sense}$ はメイン電流であるコレクタ電流  $I_{C}$ に依存して、比較的大きな値を示す傾向があることに着目し、前述したように、短絡保護回路 7 の検出閾値電圧 VT2 は比較的高い値に設定している。

# [0052]

なお、前述したように、ターンオン・ターンオフ直後のセンス電圧 V<sub>sense</sub>は不安定な状態であるため、センス電流の検出精度は低い。しかしながら、アーム短絡など大電流(定格電流を遙かに上回る電流)が流れる短絡現象の保護に用いる程度の精度は十分得ることができる。

# [0053]

また、短絡保護回路 7 は比較的高い検出閾値電圧 VT2 (>VT1) に設定しているため、図 4 のフィルタ回路 3 のような存在は必要なく、保護動作に要する信号伝達遅延時間は通常の集積回路と同レベルの時間に抑えることができるため、センス電圧  $V_{sense}$  に基づく短絡状態の検出から 1  $\mu$  s 以内の高速な保護動作が可能である。

# [0054]

ところで、IGBTの飽和電圧は定格電流で約1.5 V程度である。センス端子1b側のIGBTの飽和電圧とセンス電圧 $V_{sense}$ (シャント抵抗 $R_1$ による電流検出抵抗電圧)の合計がメイン端子1a側のIGBTの飽和電圧となる。したがって、定格では定常状態で検出されるセンス電圧 $V_{sense}$ は大きくても1Vを超えない値である。

# [0055]

したがって、検出閾値電圧VT2がIGBTの飽和電圧よりも高く設定されている短絡保護回路7では、定常状態において過電流を検出すること(V<sub>sense</sub>> VT2となること)はないため、短絡保護回路7については過電流保護回路6のようにマスク期間を設ける必要はない。

## [0056]

このように、実施の形態2のIGBTの駆動回路は、短絡保護回路7を備えることにより、実施の形態1の効果に加え、ターンオン・ターンオフ直後の短絡現象からIGBTを確実に保護することができる。

#### [0057]

また、実施の形態1同様、IGBT1に相当する駆動対象の半導体デバイスが 比較的小容量の場合、ドライバ15、抵抗R5,R6、マスク回路5及び過電流 保護回路6に加え短絡保護回路7及びORゲート28を含む集積化範囲で集積化 することが従来に比べ容易になり、駆動対象の半導体デバイスが比較的大容量の 場合でも、ANDゲート25、マスク回路5及び過電流保護回路6に加えORゲート28及び短絡保護回路7を含む集積化範囲で集積化すること従来に比べ容易 になる。

# [0058]

#### 【発明の効果】

以上説明したように、この発明における請求項1記載の半導体デバイスの駆動 回路は、マスク期間においては過電流保護信号を無効化し、マスク期間以外の期間において過電流保護信号を有効化し半導体デバイスのゲート端子に付与する過電流保護信号マスク部を有している。

#### [0059]

したがって、ターンオン及びターンオフ直後の不安定な状態のセンス電圧に基づく過電流保護動作を確実に回避することができ、誤動作することはない。さらに、過電流保護回路は、ターンオン及びターンオフ直後の不安定な状態のセンス電圧を波形整形するためのフィルタ回路等を設ける必要がないため、集積度の向上を図ることができる。

#### 【図面の簡単な説明】


- 【図1】 この発明の実施の形態1であるIGBTの駆動回路の一部を示す 回路図である。
  - 【図2】 実施の形態1の過電流保護動作を示すタイミング図である。
- 【図3】 この発明の実施の形態2であるIGBTの駆動回路の一部を示す回路図である。
  - 【図4】 一般的な過電流保護回路の回路構成を示す回路図である。

【符号の説明】


 1 IGBT、5 マスク回路、6 過電流保護回路、7 短絡保護回路、2

 5 ANDゲート、28 ORゲート。


【書類名】 図面【図1】




【図2】



【図3】



【図4】



【書類名】 要約書

#### 【要約】

【課題】 半導体デバイスのターンオン,ターンオフ直後においても誤作動する ことなく、当該半導体デバイスを過電流状態から保護することができる半導体デ バイスの駆動回路を集積度を損ねることなく得る。

【解決手段】 過電流保護回路 6 はセンス電圧 V<sub>sense</sub>に基づき過電流保護信号 S 6 を出力する。マスク回路 5 は入力信号 I Nが "H"に立ち上がり(I G B T 1 がターンオンし)、N P N バイポーラトランジスタ 2 3 がオフしても、キャパシタ C 1 2 が充電され、電圧 V 9 が基準電圧 V R を上回るまでは、マスク信号 S 5 が "L"を維持するように構成される。一方入力にマスク信号 S 5 を受け、他方入力に過電流保護回路 6 からの過電流保護信号 S 6 を受ける A N D ゲート 2 5 の出力が遮断用制御信号 S C O U T としてセンス出力端子 P 2 から出力され、最終的に I G B T 1 ゲート端子 P 3 に付与される。

【選択図】 図1

# 特願2003-105245

# 出願人履歴情報

識別番号

[000006013]

変更年月日
 変更理由]

1990年 8月24日 新規登録

住 所氏 名

東京都千代田区丸の内2丁目2番3号

三菱電機株式会社

-

d